計算機歷史學家和 IC 逆向工程愛好者 Ken Shirriff透過拆開老式 HP 計算機中損壞的介面晶片時發現一顆透明的晶片。 雖然看上去十分魔幻，但該晶片並不是該公司的一些未來光子超級計算晶片，而是一顆來自1977年的老式晶片。
調查得出的結論是，該晶片不是矽基板，而是形成在藍寶石基底上，頂部有矽和金屬佈線。因此，晶片是透明的，正如您可以從下圖中透過晶片看到的金色“X”看到的那樣。
它的功能比您想象的要平凡得多：它是軟盤控制器上的支援元件。
它位於 HP 介面匯流排 (HP-IB) 和Z80 處理器之間的一個不起眼的軟盤驅動器控制器 PCB 中。
根據調查，“它擁有處理匯流排協議並緩衝介面匯流排和裝置微處理器之間的資料” Shirriff 解釋說，這款晶片當時曾用於多種 HP 產品中。
在維修8英寸HP軟盤驅動器時，我們發現問題出在介面晶片損壞上。由於晶片壞了，我把它拆開並拍照。該晶片非常不尋常：該晶片不是矽基板，而是形成在藍寶石基底上，頂部有矽和金屬佈線。因此，晶片是透明的，正如您可以從下圖中透過晶片看到的金色“X”看到的那樣。
透過檢查顯微鏡看到的 PHI 晶片。單擊此影象（或任何其他影象）以獲得更大的版本。
該晶片是 1977 年定製的 HP 晶片，提供 HP 介面匯流排 (HP-IB) 和軟盤驅動器控制器中的 Z80 處理器之間的介面。HP 將該介面匯流排設計為一種低成本匯流排，用於連線測試裝置、計算機和外圍裝置。該晶片名為 PHI（處理器到 HP-IB介面），用於多種 HP 產品中。它處理介面匯流排和裝置微處理器之間的匯流排協議和緩衝資料。1 在本文中，我將深入瞭解該“藍寶石矽”晶片，檢查其金屬柵極 CMOS 電路，並解釋其工作原理。
藍寶石襯底矽晶片
藍寶石矽晶片（Silicon-on-sapphire,SOS）可能聽起來有些未來主義，但 Shirriff 的部落格強調，這種方式製造的 IC 自 1963 年或更早以來就已存在。藍寶石矽 IC 的一個著名示例是研究木星及其衛星的伽利略太空探測器上使用的 RCA 1802 處理器。
大多數積體電路形成在矽晶片上。另一方面，藍寶石基地的矽晶片則從藍寶石襯底開始。在藍寶石基板上構建一層薄薄的矽以形成電路。矽是N型的，並且在需要時透過離子注入將其轉化為P型。在頂部建立金屬佈線層，形成佈線以及金屬柵極電晶體。下圖顯示了電路的橫截面。
HP Journal的橫截面，1977 年 4 月
藍寶石襯底矽晶片的重要一點是矽區域彼此分離。由於藍寶石基板是絕緣體，因此與常規積體電路不同，電晶體是完全隔離的。這減少了電晶體之間的電容，從而提高了效能。絕緣還可以防止雜散電流，防止閂鎖和輻射。
HP MC2 裸片，1977年
藍寶石襯底矽晶片的歷史可以追溯到 1963 年Autonetics 的研究，這是一家創新但現已被遺忘的航空電子公司，該公司為民兵洲際彈道導彈等生產製導計算機。RCA 在 20 世紀 60 年代和 1970 年代開發了藍寶石矽積體電路，例如CDP1821藍寶石矽 1K RAM。HP 從 1977 年開始在多種晶片中使用藍寶石矽，例如MC2 Micro-CPU晶片。惠普還在HP 3000 Amigo (1978)中的三晶片 CPU 中使用了 SOS ，但該系統在商業上失敗了。藍寶石矽的普及在 20 世紀 80 年代初達到頂峰，HP 轉向用於HP-41C 等計算器的體矽積體電路。藍寶石矽仍然用於各種產品，例如 LED 和 RF 應用，但現在主要是一種利基技術。
PHI 晶片內部
HP 對 PHI 晶片使用了一種不尋常的封裝。該晶片安裝在陶瓷基板上，並由陶瓷蓋保護。該封裝有 48 個壓入插座的金手指。晶片透過兩個金屬彈簧夾固定在插座中。
PHI 晶片的封裝
拆開晶片很簡單，但比我預期的更戲劇化。晶片的蓋子上貼有粘合劑，可以透過加熱軟化。熱空氣不夠，所以我們使用了電熱板。拆解過程中，使用一把X-Acto 刀戳它來測試粘合劑，導致蓋子突然飛離，發出一聲響亮的“砰”的一聲，刀片飛到空中。我很高興戴著安全眼鏡。
用加熱板和熱空氣對晶片進行脫蓋。
開啟晶片後，我建立了下面的高解析度晶片照片。金屬層清晰可見，呈白色線條，而矽呈灰色，藍寶石呈紫色。在晶片邊緣周圍，鍵合線將晶片的 48 個外部連線連線到晶片。在中心偏左上方，一個大的規則矩形電路塊提供 160 位儲存：這是兩個 8 字 FIFO 緩衝區，在介面匯流排和連線的微處理器之間傳遞 10 位字。邊緣周圍的厚金屬跡線為晶片提供+12伏、+5伏和接地電壓。
PHI 晶片的裸片顯微照片
邏輯閘
由於藍寶石矽實現以及金屬柵極電晶體的使用，該晶片上的電路具有不尋常的外觀，但基本上電路是標準 CMOS。下圖顯示了一個實現反相器和 NAND 門的塊。藍寶石基板呈深紫色。最重要的是，粗灰色線是矽。頂部的白色金屬連線電晶體。當金屬穿過矽時（用字母表示），也可以形成電晶體的柵極。不方便的是，接觸矽的金屬、跨越矽的金屬以及形成電晶體的金屬在該晶片中都顯得非常相似。這使得確定接線更加困難。
該圖顯示了晶片上的反相器和 NAND 門。
下面的示意圖顯示了門的實現方式，與上面的照片相匹配。頂部和底部的金屬線分別提供電源軌和接地軌。反相器由NMOS電晶體A和PMOS電晶體B組成；輸出進入電晶體 D 和 F。NAND 門由 NMOS 電晶體 E 和 F 以及 PMOS 電晶體 C 和 D 組成。NAND 門的元件在金屬方塊處連線，然後輸出透過矽離開在右側。請注意，只有當一個訊號位於矽層中且一個訊號位於金屬層中時，訊號才能交叉。由於只有兩層佈線，PHI 晶片中的訊號必須經常蜿蜒以避免交叉，浪費了大量空間。（這種佈線比 20 世紀 70 年代也具有多晶矽層的典型晶片受到更多限制，總共提供了三個佈線層。）
該示意圖顯示了反相器和 NAND 門的實現方式
FIFO
PHI 晶片有兩個先進先出緩衝器 (FIFO)，佔晶片的很大一部分。每個 FIFO 儲存 8 個字，每字 10 位，其中一個 FIFO 儲存從匯流排讀取的資料，另一個 FIFO 儲存向匯流排寫入的資料。這些緩衝器有助於使匯流排速度與微處理器速度相匹配，確保資料傳輸儘可能快。
FIFO 的每一位基本上都是一個靜態 RAM 單元，如下圖所示。反相器 A 和 B 形成一個環路，用於保持一個位元。透過電晶體 C 提供反饋，使反相器環路保持穩定。要寫入一個字，需要透過垂直位輸入線輸入 10 位。水平字寫入訊號被啟用，以選擇要更新的字。這將停用電晶體 C 並開啟電晶體 D，使新位元流入反相器環路。要讀取一個字，水平字讀取線會被啟用，並開啟傳遞電晶體 F。這樣，單元中的位就會流入垂直位輸出線，並由反相器 E 緩衝。兩個FIFO具有單獨的行，因此可以獨立讀取和寫入。
FIFO 的一個單元
下圖顯示了裸片上出現的 9 個 FIFO 單元。紅色框表示一個單元，其元件已標記為與原理圖相匹配。單元在垂直和水平方向上映象以增加布局密度。
裸片上的九個 FIFO 單元
FIFO 左側和右側的控制邏輯（未示出）管理 FIFO。該邏輯生成適當的讀取和寫入訊號，以便將資料寫入 FIFO 的一端並從另一端讀取。
地址譯碼器
另一個有趣的電路是根據地址線選擇特定暫存器的譯碼器。PHI 晶片有八個暫存器，由三個地址線選擇。譯碼器獲取地址線並生成 16 條控制線（或多或少），一根用於從每個暫存器讀取，一根用於寫入每個暫存器。
地址譯碼器的照片
譯碼器具有規則的矩陣結構，可有效實現。行線是成對的，每個地址位輸入及其補碼都有一行。每一列對應一個輸出，電晶體的排列使得當給定適當的輸入時該列將被啟用。頂部和底部是逆變器。它們鎖存傳入的地址位、生成補碼並緩衝輸出。
解碼器示意圖
上圖顯示了譯碼器的工作原理。（我將其簡化為兩個輸入和兩個輸出。）在頂部，地址線穿過由兩個反相器和一個傳輸電晶體組成的鎖存器。地址線及其補碼構成兩條行線；其他行線類似。每列的一條行線上有一個電晶體，另一條行線上有一個二極體，用於選擇該列的地址。例如，假設0為 1，n為 0。這與第一列匹配，因為電晶體線為低電平，二極體線為高電平。該列中的 PMOS 電晶體將全部導通，從而將反相器的輸入拉高。然而，如果任何輸入“錯誤”，相應的電晶體將關閉，從而阻斷 +12 伏電壓。此外，輸出將透過相應的二極體拉低。因此，只有當所有輸入匹配時，每列才會被拉高，否則將被拉低。每列輸出控制晶片的一個暫存器，允許訪問該暫存器。
HP-IB匯流排和PHI晶片
惠普介面匯流排 (HP-IB) 於 20 世紀 70 年代初設計，作為一種低成本匯流排，用於連線各種裝置，包括儀器系統（例如數字電壓表或頻率計數器）、儲存器和計算機。該匯流排於 1975 年成為 IEEE 標準，稱為IEEE-488 匯流排。2 匯流排是 8 位並行，裝置之間透過握手，因此慢速裝置可以控制速度。
1977年，HP開發了一款晶片，稱為PHI（Processor to HP-IB Interface），用於實現匯流排協議並提供微處理器介面。該晶片不僅簡化了匯流排控制器的構造，而且確保裝置一致地執行協議。下面的框圖顯示了 PHI 晶片的元件。它不是一個特別複雜的晶片，但也不是微不足道的。我估計它有幾千個電晶體。
框圖來自HP Journal，1989 年 7 月
下面的晶片照片顯示了 PHI 晶片的一些功能塊。微處理器連線到頂部引腳，而介面匯流排連線到下部引腳。
PHI 晶片帶有一些標記的功能塊
結論
PHI 晶片頂部，部件號為 1AA6-6004。我不確定頂部的橢圓形印記是什麼，也許是一隻烏龜？
PHI 晶片作為“未來技術”的一個例子很有趣，但並沒有完全成功。惠普在藍寶石矽晶片上投入了大量精力，期望這將成為一項重要的技術：密集、快速和低功耗。然而，事實證明，普通矽晶片是獲勝的技術，而藍寶石矽晶片則被降級到利基市場。
將惠普的藍寶石矽晶片與當時的普通矽晶片進行比較，可以看出一些優點和缺點。HP 的 MC 2 16位處理器（1977 年）採用藍寶石矽技術，擁有10,000 個電晶體，執行頻率為 8 兆赫，功耗為 350 毫瓦。相比之下，Intel 8086 (1978) 也是一款 16 位處理器，但在常規矽上實現並使用 NMOS 而不是 CMOS。8086 有29,000 個電晶體，執行頻率為 5 兆赫（最初），功耗高達 2.5 瓦。晶片的尺寸幾乎相同：惠普處理器為34 mm 2 ，英特爾處理器為33 mm 2。這說明 CMOS 的功耗比 NMOS 低得多，這也是 CMOS 現在成為主導技術的原因之一。對於其他因素，藍寶石矽具有一定的速度優勢，但密度不那麼高。藍寶石矽的主要問題是產量低且成本高。矽和藍寶石之間的晶體不相容性使得製造變得困難；HP 的良率僅為 9%，這意味著 91% 的Die出現故障。
PHI 晶片的時期也很有趣，因為介面匯流排正在從簡單的匯流排過渡到具有複雜協議的高效能匯流排。早期的匯流排可以用簡單的積體電路來實現，但隨著協議變得更加複雜，定製介面晶片變得必要。（MOS 6522 多功能介面介面卡晶片（1977 年）是另一個例子，在 20 世紀 80 年代的許多家用計算機中使用。）但這些介面仍然足夠簡單，介面晶片不需要微控制器，而是使用簡單的狀態機。
PHI 晶片上的 HP 徽標
來源：EETOP編譯自righto
點這裡關注我，記得標星哦～
