臺積電計劃在明年下半年開始使用其 N2 （ 2 奈米級）製程技術進行半導體的量產，目前公司正全力最佳化這項技術，包括降低工藝中的變異性和缺陷密度，從而提高良率。一位臺積電員工最近表示，團隊已經成功將測試晶片的良率提升了 6% ，為客戶節省了“數十億美元”的成本。
X 平臺網友Dr. Kim（@I_loves_deep_nn）自稱是臺積電員工，但未透露改善的是 SRAM 測試晶片還是邏輯測試晶片的良率。外媒Tots Hardware認為，臺積電明年1月才開始提供2奈米技術的shuttle測試晶圓服務，現在不太可能改善2納米制造最終實際晶片原型的良率。
提升SRAM和邏輯測試晶片的良率至關重要，因為這最終可以顯著降低客戶成本。客戶支付晶圓費用，因此更高的良率直接關係到他們的經濟效益。
臺積電的N2將是其首個使用全環繞柵極（GAA）奈米片電晶體的工藝，這種技術能夠大幅降低功耗、提高效能並增加電晶體密度。特別是，與3奈米FinFET電晶體相比，臺積電的GAA奈米片電晶體不僅更小，還透過提供更好的靜電控制和減少漏電，在不犧牲效能的情況下支援更小的高密度SRAM單元。其設計增強了閾值電壓調節能力，確保可靠執行，並支援邏輯電晶體和SRAM單元的進一步微型化。然而，臺積電需要掌握如何在合理良率下生產這種全新的電晶體。
採用N2製程技術製造的晶片，預計在相同電晶體數量和頻率下，功耗比N3E製程製造的晶片降低25%至30%；在相同電晶體數量和功耗下，效能提升10%至15%；在速度和功耗相當的情況下，電晶體密度提升15%。
臺積電預計將在2025年下半年（可能是2025年底）開始N2工藝的晶片量產。為此，這家全球最大的晶片代工廠還有充足的時間來進一步提高良率和降低缺陷密度。
