本文由半導體產業縱橫（ID：ICVIEWS）編譯自semiengineering
面板級封裝具有可擴充套件性和成本效率，但滿足先進節點工藝目標仍然是一項艱鉅的挑戰。
用於先進節點的扇出型面板級封裝（FOPLP）曾受到可製造性和產量挑戰的阻礙，但現在正成為一種有前途的解決方案，以滿足行業對更高整合密度和成本效率的需求。
傳統上，FOPLP 一直是消費電子、裝置和中端汽車系統中成本敏感型應用的首選解決方案。它能夠以較低的成本在緊湊的外形中容納多個晶片，使其成為整合成熟節點半導體的理想選擇。
Yole Group 稱，對於需要高量的應用，面板級封裝比扇出型晶圓級封裝可節省高達 20% 至 30% 的成本。這些節省主要來自於面板上更大的可用面積，從而可以同時處理更多的晶片。
在智慧手機中，FOPLP 已用於電源管理 IC、射頻模組和音訊放大器，尤其是中端和入門級裝置。同樣，健身追蹤器等早期可穿戴裝置也利用 FOPLP 實現輕薄設計，同時又不犧牲基本功能。除了消費電子產品外，FOPLP 還廣泛應用於物聯網邊緣裝置，包括智慧家庭感測器和工業監視器，可擴充套件性和成本效益至關重要。汽車應用也受益於資訊娛樂系統、連線模組和中等功率電子裝置中的 FOPLP，在成本效益和這些環境所需的可靠性之間取得平衡。
“從器件封裝的角度來看，FOPLP 最初專注於嘗試透過在大型方形面板格式（而不是標準的圓形 300 毫米格式）上同時處理更多單元，使相對低複雜度、低成本的封裝更便宜，”Amkor Technology 晶圓服務業務部高階副總裁 Doug Scott 說道。“這使得扇出面板尺寸可以超過 600 毫米 x 600 毫米，用於器件封裝。然而，隨著 FOPLP 越來越針對高度複雜、非常昂貴的封裝，由於精確的裝置放置/可用性和解析度規格，它可能會將面板尺寸推至 600 毫米 x 600 毫米以下。”
FOPLP 的優勢在於節省成本、可擴充套件性和簡化整合，長期以來，它一直是效能要求較低的應用中大批次生產的有效解決方案。隨著行業轉向高階節點封裝，FOPLP 正逐漸成為潛在的競爭者。雖然 2.5D 中介層等競爭技術具有引人注目的效能優勢，但其高昂的成本和技術挑戰可能會限制其採用。
Lam Research高階技術總監 CheePing Lee 解釋道：“FOPLP 透過在大型面板格式中封裝更多晶片，比其他方法具有潛在的成本優勢。”“它提供了處理各種材料和尺寸面板的靈活性，有可能提高生產率、提高產量，並在大批次製造環境中實現較低的擁有成本。然而，對於某些應用，有些挑戰可能會抵消 FOPLP 的潛在成本節約，包括裝置的初始成本、有限的供應鏈以及由於大尺寸格式而導致的加工產量問題。”
因此，雖然 FOPLP 帶來了成熟的工藝和經過驗證的功能，為實現先進節點提供了更具可擴充套件性和成本效益的途徑，但先進節點的高密度和更嚴格的公差仍然需要解決長期存在的問題，例如翹曲、對準和工藝變化。推進 FOPLP 以滿足這些需求需要在新材料、工具和方法上進行大量投資。另一方面，其較低的成本使 FOPLP 成為彌合尖端效能與大規模可製造性之間差距的獨特而有吸引力的選擇。
日月光集團高階總監曹立宏在最近的一次演講中表示：“扇出型封裝的挑戰在於如何管理更大尺寸的晶片和更高密度設計的複雜性，同時確保可製造性和成本效益。自動化在這裡起著至關重要的作用，因為自動佈線 IC 設計和自動生成器工作流程等工具可以將設計週期縮短一半，並最佳化晶片佈局以提高產量，滿足扇出型工藝固有的可變性和可擴充套件性需求。”
面板
FOPLP 的發展正從成本敏感型應用發展成為 AI、5G 和高效能計算 (HPC) 中先進節點封裝的可行選擇。這種轉變是由對更高整合密度、更大封裝尺寸和經濟高效製造的需求推動的。然而，該技術仍然面臨材料相容性、產量提高和缺乏標準化方面的挑戰，所有這些問題都必須得到解決才能得到更廣泛的採用。
三星已經在部署用於先進節點的 FOPLP 方面取得了重大進展。其用於可穿戴裝置的Exynos W920處理器採用了 5nm EUV 技術和 FOPLP。TrendForce 報道稱，谷歌已在其 Tensor G4 晶片中採用了三星的 FOPLP，而 AMD 和 NVIDIA 等公司目前正在與臺積電和 OSAT 供應商合作，將 FOPLP 整合到他們的下一代晶片中。這包括從晶圓級到面板級 2.5D 封裝的過渡，特別是對於 AI GPU 和多晶片應用，更大的封裝尺寸至關重要。與此同時，ASE Group 和 Powertech Technology Inc. (PTI) 等 OSAT 已將 FOPLP 的使用範圍擴充套件到電源 IC 和 RF IC，以滿足成本敏感型市場的需求。
TrendForce 分析師 Tom Hsu 表示：“AMD 在採用 FOPLP 製造先進節點晶片方面最為積極。谷歌也在與 OSAT 合作開發 FOPLP，但 OSAT 仍無法提供足夠高的生產良率，使 FOPLP 成為傳統節點的經濟選擇。”
臺積電正在開發一種用於 FOPLP 的 515 毫米 x 510 毫米矩形基板，與傳統的 12 英寸圓形晶圓相比，這種基板的可用面積可增加三倍。儘管臺積電的努力仍處於早期階段，但執行長魏哲家在最近的財報電話會議上承認，面板級扇出代表著一條有希望的未來道路。“我們正在研究面板級扇出技術，但目前它還不成熟。我個人認為至少還需要三年時間……我們正在努力，”魏哲家說。
Hsu 補充道：“群創和 ST Micro 從授權商處採用了 FOPLP 工藝封裝，能夠透過 FOPLP 在傳統節點上獲利。這種商業模式最近在 2023-24 年出現，並可能在未來幾年擴大。TrendForce 預計，從 2026-2027 年開始，FOPLP 將在先進節點上得到更廣泛應用，因為一旦使用 FOWLP 封裝具有更大晶片尺寸的 AI 晶片不再具有經濟效益。”
儘管早期採用者不多，但用於先進節點的 FOPLP 仍在發展中。該技術必須克服實現高密度應用的均勻性和精度的重大障礙，而超過光罩尺寸 10 倍的晶片尺寸仍然是一個挑戰，只有在進一步投資材料、工具和工藝創新後才能取得突破。然而，隨著三星和臺積電等行業巨頭對其潛力的投資，FOPLP 有望在下一代封裝解決方案中發揮關鍵作用。
工藝創新
儘管前景光明，但向 FOPLP 的過渡需要對專為面板級製造而定製的新材料、工藝和裝置進行大量投資。這些更大的面板需要精確的翹曲控制和材料一致性，以確保高密度設計中的可靠互連。
Promex執行長 Dick Otte 表示：“在大型面板上實現平面度的挑戰仍然是關鍵問題。一旦封裝上的 I/O 超過幾百個，就需要良好的平面度。在整個迴流過程中，焊點柱必須位於整個表面的電路板焊盤幾微米以內，才能在所有需要連線的接頭中實現高產量。”
此外，重分佈層(RDL) 的進步和新電介質材料的整合對於提高可靠性和降低先進節點設計的功率損耗至關重要。
Onto Innovation光刻產品營銷總監 Keith Best 表示：“高解析度銅互連需要新的幹膜光刻膠化學技術，以將 RDL 路線圖從 5m l/s 擴充套件到 2m l/s。挑戰在於支援鍍層 RDL 結構所需的縱橫比。例如，對於 2m l/s，光刻膠厚度至少需要為 6m，以支援 4m 鍍層厚度。此外，整個面板的鍍層均勻性必須在目標厚度的 +/-1.5m 範圍內，以防止 RDL 橋接導致產量損失。或者，可以使用狹縫/槽式塗布機採用液體光刻膠來實現更高解析度的 RDL。這兩種方法都需要大量開發，以確定哪種方法最適合 HVM。”
此外，還有其他進展。Amkor Technology Portugal 研發總監 Eoin OToole 補充道：“FOPLP 中 RDL 處理材料和裝置的最新進展顯著提高了成本和效能。包括光刻膠和電介質在內的新型幹膜現在支援更廣泛的尺寸，電氣效能和與厚金屬層的相容性都有所提高。在裝置方面，等離子處理平臺現在能夠處理更大的面板，而可用於面板的 LDI 系統的日益普及正在降低曝光成本。此外，叢集裝置和先進的層壓系統正在提高效率，即使在不平坦的表面上也能應用幹膜。”
FOPLP 轉型的關鍵推動因素之一是在封裝過程的初始階段將已知良好的晶片暫時粘合到載體面板上，以防止在最終模具封裝步驟之前發生晶片移位。先進的粘合劑現在具有更高的熱穩定性、更接近的 CTE（熱膨脹係數）匹配和更好的粘合性。
“熱膨脹係數低的材料在解決熱失配和減少翹曲方面發揮了重要作用，”OToole 說道。“新的液態和粒狀模塑化合物有望提高可靠性效能。”
此外，增強層和熱固性聚合物提高了面板的平整度，確保了加工過程中更好的對準。
Amkor 的 Scott 表示：“與經過驗證的圓形 300 毫米麵板相比，非圓形大面板的金屬沉積、電鍍和蝕刻工藝的均勻性需要保持一致。面板預處理和後處理也需要定義，具體取決於具體的 FOPLP 處理步驟。”
缺乏標準阻礙採用
儘管扇出型面板取得了令人鼓舞的進展，但全面採用先進節點的道路並非沒有重大障礙。將 FOPLP 縮放到面板尺寸加劇了機械挑戰，特別是翹曲和對準問題。即使是輕微的錯位也會導致影響產量和可靠性的缺陷。此外，要在這些大型且通常形狀不規則的面板上實現一致的工藝均勻性，需要專門針對面板級應用定製的精密工具和先進材料。
“在大型面板上均勻電鍍是最具挑戰性的工藝步驟之一，”Lam Research 的 Lee 說道。“由於面板的尺寸、形狀和翹曲，很難實現整個面板的均勻性，如果無法實現，可能會導致後續層出現地形問題。”
阻礙 FOPLP 更廣泛採用的一個長期障礙是缺乏標準面板尺寸。與以 200 毫米和 300 毫米標準為主的晶圓級封裝不同，不同製造商的面板尺寸差異很大，導致工具和裝置設計不一致。通常必須為每種獨特的面板尺寸開發定製解決方案。
“在晶圓級封裝方面，我們已經趨近於標準尺寸，”ASE 的 Cao 說道。“但對於面板而言，缺乏標準化意味著製造商必須調整其裝置以適應不同的尺寸。這增加了設計過程的成本和複雜性。”
“面板面臨的最大挑戰之一是尺寸缺乏標準化，這決定了系統設計的很大一部分，”Nordson Test & Inspection的計算機視覺工程經理 John Hoffman 說道。“對於晶圓，我們有 200 毫米和 300 毫米的標準，但面板差異很大。這種差異使系統設計變得複雜，特別是在處理和壓平翹曲面板時。對於晶圓，真空吸盤可確保平整度，但對於面板，通常需要地形跟蹤能力來應對起伏。”
SEMI 3D20 標準的出臺是朝著解決這一問題邁出的一步。這些規範為面板特性提供了框架，使裝置供應商能夠設計與標準面板尺寸相容的工具，從而減少昂貴的定製。然而，這些標準的廣泛採用仍處於起步階段，如今的面板尺寸範圍從 650 毫米 x 650 毫米到 400 毫米 x 500 毫米，這給裝置供應商帶來了持續的挑戰。
Amkor 的 Scott 補充道：“如果無法實現高產線利用率，FOPLP 的規模化將導致成本過高。由於大部分 FOPLP 產線無法與標準 300 毫米工藝互換，因此開放產能會導致投資回報問題。如果產線能夠以高利用率執行，FOPLP 就是理想的解決方案，因為擴大 FOPLP 的初始投資可能超過 1 億美元或 2 億美元。”
彌合設計和製造差距
從設計角度來看，FOPLP 引入了跨越矽中介層和 PCB 類基板傳統方法的複雜性。彌合這些不同的方法需要新的工具和協作框架來滿足扇出型封裝的獨特需求。
Synopsys解決方案服務高階總監 Shawn Nikoukary 表示：“向 FOPLP 的轉變代表著令人興奮的發展，但它也需要銜接兩種不同的方法。基板設計傳統上使用類似 PCB 的工具，而矽中介層則依賴於晶片設計工具和籤核流程。扇出型封裝引入了兩個領域的特性，創造了一個需要新工具和新方法的灰域。”
EDA 的進步在應對這些挑戰方面發揮著至關重要的作用。人工智慧驅動的解決方案透過應對多晶片系統的指數級複雜性、平衡熱和電權衡以及實現迭代原型設計來幫助最佳化設計配置。
Synopsys 產品管理總監 Keith Lanier 表示：“先進封裝的複雜性正在突破設計空間最佳化的界限。隨著晶片尺寸、互連數量以及熱和電氣權衡需求的增加，我們看到對 AI 驅動解決方案的依賴日益增加。這些工具有助於管理指數級的設計空間，並支援對配置進行迭代探索，以最佳化效能和可製造性。”
然而，這些工具還必須與協同設計平臺整合，以使系統級效能與先進的 FOPLP 要求保持一致。設計和測試團隊之間的協作對於確保最終產品滿足效能和可製造性標準至關重要。
Nikoukary 補充道：“綜合協同設計平臺對於將系統級效能與先進的 FOPLP 要求相結合至關重要。早期探索和對早期技術決策進行原型設計的能力絕對至關重要，尤其是在解決熱點和 EMIR 問題方面。”
協作要求
像 FOPLP 這樣的先進封裝技術的挑戰無法透過孤島解決。跨生態系統的協作（包括材料供應商、裝置供應商、OSAT 和系統整合商）對於克服技術、經濟和物流障礙至關重要。
Onto 公司的 Best 表示：“與客戶和供應商的合作對於解決 FOPLP 中的工藝均勻性、翹曲和對準等問題至關重要。透過合作，我們能夠改進我們先進的光刻系統，以滿足行業不斷變化的需求。”
其他人也同意這一觀點。Promex 的 Otte 表示：“整個生態系統的有效協作需要清晰的溝通和對技術需求和侷限性的共同理解。最大的問題是沒有人完全理解所有的選擇及其含義。更好的溝通，尤其是跨國溝通，對於取得進展至關重要。口頭或書面解釋應始終以圖畫、照片或其他視覺方法為依據。”
然而，說起來容易做起來難。“從根本上講，基板和 PCB 工程師的工作環境與傳統晶片設計師的工作環境之間存在顯著差異，”Nikoukary 解釋道。“基板和 PCB 團隊通常在 Windows 環境中工作，並使用專為封裝和 PCB 模擬而設計的工具，而晶片設計師則紮根於 Linux，需要晶片設計和籤核模擬工具。彌合這一差距一直具有挑戰性，特別是在培訓基板工程師適應全新工具、方法和先進封裝所需的基於 Linux 的工具時。”
差異不僅僅在於軟體環境。Synopsys 的 Lanier 表示：“設計規則的定義和應用方式也存在脫節。矽晶圓代工廠和封裝公司對設計規則的處理方式完全不同。雖然存在一些標準，但我們仍然需要更好地協調，以確保這些規則滿足新興設計的需求並實現跨領域的無縫整合。”
結論
扇出面板級封裝有望在未來的先進半導體封裝中發揮變革性作用。隨著人工智慧、5G 和高效能計算等技術對整合密度和成本效率的要求越來越高，FOPLP 提供了一種可擴充套件且經濟高效的傳統晶圓級封裝替代方案。然而，其廣泛採用取決於克服大面板翹曲、對準和工藝均勻性等挑戰。
標準化和協作對於 FOPLP 未來的成功至關重要。目前，整個行業缺乏一致的面板尺寸和設計規則，這增加了複雜性和成本。SEMI 3D20 等努力旨在解決這些差距，為面板特性提供規範並實現更廣泛的裝置相容性。同時，OSAT、材料供應商和 EDA 工具供應商之間的更深入合作對於完善協同設計平臺、提高可製造性和縮短開發時間至關重要。
展望未來，FOPLP 有望擴大其在基於晶片的設計中的作用，為大批次應用中的多晶片系統提供成本和效能優勢。隨著材料、裝置和工藝方法的不斷創新，FOPLP 完全有能力彌合尖端效能與可製造性之間的差距。隨著行業利益相關者就標準達成一致並加速合作，FOPLP 可能成為下一代封裝的基石。
*宣告：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯絡後臺。
