本文由半導體產業縱橫（ID：ICVIEWS）編譯自IEEE
允許使用不同的奈米片構建不同的邏輯單元，同一晶片上可以有 100 到 2000 個奈米片。
臺積電本週在舊金山舉行的IEEE 國際電子裝置會議 (IEDM)上介紹了其下一代電晶體技術。N2（即2 奈米）技術是這家半導體代工巨頭首次涉足新的電晶體架構，稱為奈米片或環繞柵極。
三星擁有生產類似裝置的工藝，和臺積電預計均將在 2025 年開始生產。
與臺積電目前最先進的工藝 N3（3 奈米）相比，新技術的速度提高了 15%，能效提高了 30%，同時密度提高了 15%。
臺積電研發和先進技術副總裁Geoffrey Yeap在 IEDM 上告訴工程師們， N2 是“四年多勞動的成果” 。當今的電晶體FinFET的核心是垂直矽鰭。奈米片或全柵電晶體則由一疊狹窄的矽帶組成。
這種差異不僅可以更好地控制器件中的電流，還可以透過製造更寬或更窄的奈米片來生產更多種類的器件。FinFET 只能透過增加器件中的鰭片數量來提供這種多樣性——例如一個器件有一個、兩個或三個鰭片。但奈米片為設計師提供了介於兩者之間的漸變選項，例如相當於 1.5 個鰭片或任何可能更適合特定邏輯電路的鰭片數量。
臺積電的這項技術名為 Nanoflex，允許使用不同的奈米片構建不同的邏輯單元，同一晶片上可以有 100 到 2000 個奈米片。由窄器件製成的邏輯單元可能構成晶片上的通用邏輯，而那些具有更寬奈米片的邏輯單元（能夠驅動更多電流並更快地切換）將構成 CPU 核心。
奈米片的靈活性對 SRAM（處理器的主要片上儲存器）的影響尤其大。幾代以來，這種由 6 個電晶體組成的關鍵電路的縮小速度一直不如其他邏輯電路快。但 N2 似乎打破了這種縮小停滯的局面，產生了 Yeap 所說的迄今為止最密集的 SRAM 單元：每平方毫米 38 兆位元，比之前的技術 N3 提高了 11%。N3 僅比其前身提高了 6%。“SRAM 獲得了採用環繞柵極的內在優勢，”Yeap 說。
未來的環繞柵極電晶體
當臺積電公佈明年電晶體的細節時，英特爾則在研究業界能用多長時間將其縮小。英特爾的答案是：比最初想象的要長。
英特爾元件研究小組的矽技術專家Ashish Agrawal告訴工程師們：“奈米片結構實際上是電晶體結構的最後前沿。”甚至未來的互補場效應電晶體 (CFET)裝置（可能在 2030 年代中期問世）也是由奈米片構成的。因此，研究人員瞭解它們的侷限性非常重要，Agrawal 說。
“我們還沒有遇到任何困難。這是可行的，這就是證據……我們正在製造出一款非常出色的電晶體。”
英特爾證明柵極長度為 6 奈米的電晶體效能良好。
英特爾探索了一個關鍵的縮放因子，即柵極長度，即電晶體源極和漏極之間柵極覆蓋的距離。柵極控制流過器件的電流。縮小柵極長度對於縮短標準邏輯電路中器件之間的最小距離至關重要，由於歷史原因，該距離稱為接觸多晶矽間距 (CPP)。
“CPP 微縮主要透過柵極長度來實現，但預計柵極長度達到 10 奈米時，微縮將停滯不前，”Agrawal 說道。人們認為 10 奈米的柵極長度太短，除了其他問題外，當器件處於關閉狀態時，會有太多電流洩漏到器件上。
“因此我們考慮將工藝推至 10 奈米以下，”阿格拉瓦爾說。英特爾修改了典型的環繞柵極結構，因此裝置只有一個奈米片，裝置開啟時電流會流過該奈米片。
透過減薄奈米片並修改其周圍的材料，該團隊成功生產出效能可接受的裝置，其柵極長度僅為 6 奈米，奈米片厚度僅為 3 奈米。
最終，研究人員預計矽柵全覆蓋器件將達到微縮極限，因此英特爾和其他公司的研究人員一直在努力用二硫化鉬等二維半導體取代奈米片中的矽。但 6 奈米的成果意味著這些二維半導體可能暫時不再需要。
英特爾代工廠高階副總裁兼技術研究總經理桑傑·納塔拉詹 (Sanjay Natarajan ) 表示：“我們還沒有遇到瓶頸。這是可行的，這就是證據……我們正在製造出一種非常出色的電晶體”，溝道長度為 6 奈米。
臺積電介紹CFET 架構
在IEDM上，臺積電執行副總裁兼聯席營運長米玉傑發表了精彩的主題演講。他描述了業界從平面器件到 FinFET 的轉變，以及最近用於 2nm 柵極環繞器件的奈米片技術。圖案化也從浸沒式光刻發展到 EUV 和多重圖案化 EUV。設計技術協同最佳化（DTCO）也有助於將技術提升到新的水平。例如，背面供電有助於降低功率並提高密度。
他還討論了從 FinFET 到奈米片 FET 再到垂直堆疊互補或 CFET 架構的演變。他解釋說，與奈米片器件相比，CFET 方法的密度提高了 1.5 到 2 倍，有望繼續實現摩爾定律的擴充套件。他介紹了臺積電為實現 CFET 而開展的工作。在今年的 IEDM 上，臺積電展示了第一個也是最小的 48nm 間距 CFET 反相器。
米玉傑解釋說，除了 CFET 之外，對更高效能和更節能的邏輯技術的持續追求需要加速尋找超越矽基材料的通道材料。他解釋說，碳奈米管 (CNT) 和過渡金屬二硫屬化物 (TMD) 因其物理和電子特性而引起了人們的極大興趣。在互連領域，他討論了正在探索的一種新型 2D 材料，該材料可作為銅的更好替代品。這種材料在厚度減小的情況下顯示出比銅更低的薄膜電阻率，有助於緩解縮放幾何形狀中的線路電阻增加並提高整體效能。
米博士隨後討論系統整合技術（IV）。雖然推動二維技術微縮以在單片整合SoC中實現更好的電晶體和更高的封裝密度很重要，但超越晶片級的創新以將整合擴充套件到異構領域也很重要。
他解釋說，先進的矽堆疊和封裝技術（包括 SoIC、InFO 和 CoWoS®）繼續大幅縮小晶片間互連間距，有可能將 3D 互連密度再提高六個數量級。
*宣告：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯絡後臺。
