IT之家 11 月 13 日訊息，科技媒體 techpowerup 昨日（11 月 12 日）釋出博文，報道稱 AMD 宣佈第二代 Versal Premium 系列自適應 SoC 平臺，將成為 FPGA 行業首款在硬 IP 中採用 CXL3.1 與 PCIe Gen6 並支援 LPDDR5 儲存器的器件。
高速資料訪問與處理
第二代 Versal Premium 系列自適應 SoC 平臺透過支援業界最快的主機介面 CXL 3.1 和 PCIe Gen 6，實現了業界領先的高頻寬主機 CPU 與加速器的連線。
與支援 PCIe Gen 4 或 Gen 5 的 FPGA 相比，PCIe Gen 6 能提供 2 至 4 倍的線速率，而執行 PCIe Gen 6 的 CXL 3.1 在類似時延下則能提供使用 CXL 2.1 器件的雙倍頻寬，以及增強的架構和一致性功能。
提高儲存器頻寬及利用率
第二代 AMD Versal Premium 系列自適應 SoC 能以至高 8533 Mb/s 的最快速 LPDDR5 儲存器連線加速儲存器頻寬，帶來更快速的資料傳輸和實時響應。與採用 LPDDR4/5 儲存器的同類器件相比，這種超快的增強型 DDR 儲存器可將主機連線速度提升至高 2.7 倍。
與 CXL 儲存器擴充套件模組進行連線可使總頻寬較之單獨使用 LPDDR5X 儲存器高出至多 2.7 倍。
因此，第二代 Versal Premium 系列允許為多個加速器實現可擴充套件的記憶體池和擴充套件，進而最佳化儲存器利用率並增加頻寬和容量。
透過為多個器件動態分配記憶體池，第二代 Versal Premium 系列自適應 SoC 旨在提高多頭單邏輯器件（ MH-SLD ）的儲存器利用率，使其無需架構或交換機即可執行，同時支援至多兩個 CXL 主機。
加強資料安全
增強的安全功能有助於第二代 Versal Premium 系列在傳輸和靜態狀態下均可快速、安全地傳輸資料。其是業界首款在硬 IP 中提供整合 PCIe® 完整性和資料加密（ IDE ）支援的 FPGA 器件 6。
CXL 3.1 和 LPDDR5X 記憶體的結合，有助於滿足對實時處理和儲存日益增長的需求。AMD 自適應與嵌入式計算集團高階副總裁 Salil Raje 表示，該平臺將幫助客戶提高系統吞吐量和記憶體資源的利用率，從而實現更高的效能。
IT之家簡要介紹下本文中出現的專有名詞：
現場可程式設計邏輯閘陣列（FPGA）
FPGA（）是一種半導體積體電路，設計者可以在現場對其邏輯電路進行程式設計和配置。
FPGA 允許使用者在硬體層面上進行程式設計，能根據需要改變其功能和結構；FPGA 通常具有較低的功耗，適合於對能效有嚴格要求的應用場景。
CXL 3.1
Compute Express Link（CXL）是一種開放標準的高速互連技術，旨在為現代資料中心提供高效的計算和儲存解決方案。
CXL 3.1 支援高達 64 GT/s 的資料傳輸速率，引入了可信安全協議（TSP），支援基於虛擬化的可信執行環境（TEE），以便於處理機密計算工作負載。
PCIe Gen 6
PCIe Gen 6（PCI Express 6.0）是最新發布的 PCIe 標準，傳輸速率達到 64 GT/s，幾乎是 PCIe 5.0（32 GT/s）的兩倍。
PCIe 6.0 引入了 PAM-4（脈衝幅度調製 4）技術，這種技術透過在每個訊號週期內傳輸更多的資料位，進一步提高了資料傳輸效率。
PCIe 6.0 特別適合於資料中心、人工智慧（AI）、機器學習（ML）和高效能計算（HPC）等領域。
IT之家附上參考地址
