近日臺積電（TSMC）在其歐洲開放創新平臺（OIP）論壇上宣佈，正在按計劃對其超大版本的CoWoS封裝技術進行認證。該技術可提供多達9個光罩尺寸（Reticle Size）的中介層，以及12個HBM4記憶體堆疊，將滿足對效能要求最高的應用需求，使得人工智慧（AI）和高效能計算（HPC）晶片設計師能夠製造出手掌大小的晶片。
據TomsHardware報道，臺積電每年都會推出新的技術，盡最大努力滿足客戶對功率、效能和麵積（PPA）改進的需求，但是個別客戶對效能的要求極高，EUV光刻機858平方毫米的掩模版限制是不夠的。這些客戶選擇使用CoWoS封裝技術的多晶片解決方案，所以臺積電在過去幾年裡進行了多次迭代。
CoWoS在2016年時，可以支援1.5個光罩尺寸的封裝，現在已發展為3.3個光罩尺寸大小，其中容納8個HBM3記憶體堆疊。臺積電計劃在2025年至2026年間，將CoWoS發展至5.5個光罩尺寸的封裝，最多可容納12個HBM4記憶體堆疊。到了2027年，9個光罩尺寸的“Super Carrier”CoWoS封裝可能就會出現，透過認證後將用於2027年至2028年間的高階晶片。
要實現超大版本的CoWoS封裝技術並不容易，5.5個光罩尺寸將需要超過100 x 100毫米的基板，接近OAM 2.0標準尺寸的限制（102 x 165 mm），而9個光罩尺寸將超過120 x 120毫米。如此大的基板尺寸將影響系統的設計方式及資料中心的配套支援，特別是電源和散熱的問題。
臺積電完全希望採用其先進封裝方法的公司也能利用其系統整合晶片（SoIC）先進封裝技術垂直堆疊其邏輯晶片，以進一步提高電晶體數量和效能。藉助9個光罩尺寸的CoWoS封裝技術，臺積電預計客戶會將1.6nm晶片放置在2nm晶片之上。
