超導量子計算是目前最有可能實現實際應用的量子計算方案之一，多層堆疊是實現超導量子位元大規模擴充套件的最佳方案。本文介紹了超導量子晶片中矽穿孔（TSV）填充工藝的特點並彙總概括了當前超導TSV填充技術。以電鍍和金屬熔融填充為代表的完全填充工藝具有器件可靠性高、工藝複雜度低等優點，但與半導體技術相容性較差；以物理氣相沉積、化學氣相沉積、原子層沉積和快速原子連續沉積技術為代表的部分填充工藝，具有與半導體技術相容性好的優點，但器件可靠性低、工藝複雜度高。開發新材料的電鍍工藝或許是未來較為可靠的方案。
隨著人工智慧的快速發展，人們對於算力的需求愈加迫切。傳統半導體晶片目前已經進入3nm階段，受到量子效應和熱量耗散的限制，晶片效能提升空間受到了嚴重的制約。量子科技被譽為第4次科技革命，將會對傳統科技產業產生極大地顛覆和提升。尤其是量子計算在理論上所展現的超強算力，將徹底改變人類在資訊數字時代的生活。
目前，超導量子計算是最有可能實現實用化量子計算的方案之一，也是發展最前沿的技術方案之一。經過近20年的發展，超導量子位元的數量和質量都有了極大的提升：相干時間由最初的ns級提升到ms級，可實現104~105的門操作；單雙門保真度也分別達到了99.9%和99%的最低閾值；位元數量達到100量級，進入了含噪聲中等規模量子時代（noisy intermediate-scale quantum，NISQ）。近些年，谷歌、IBM、中國科學技術大學團隊先後公佈了其最先進的量子計算機，在特定問題求解上宣佈了“量子優越性”。尤其是IBM團隊，其公佈的超導量子路線圖顯示，計劃在2023年量子位元數量突破1000位，到2026年達到104~105位。
根據目前的理論設計和工藝能力，超導量子位元只能在平面進行擴充套件，無法借鑑傳統半導體晶片在有限的芯片面積內透過縮小電晶體尺寸以及多層排布等方式增加電晶體數量。而受到稀釋製冷機內部空間的限制，量子晶片的面積受到極大制約。當前國內外也有很多科研團隊進行了光電轉換技術的研究，用光纜替代傳統低溫同軸線電纜進而減少佔用低溫製冷機內部空間；有團隊研製超大型低溫製冷機，以擴大其內部冷卻空間；還有團隊進行低溫製冷機的互聯試驗，以實現多晶片之間的分離耦合連線。但近階段，只能以多層堆疊的形式，對晶片進行疊加，進而縮小單晶片尺寸。在多層堆疊工藝中，矽穿孔（through silicon via，TSV）是最核心的工藝技術，而在關鍵的填充工藝方面，超導量子晶片和傳統半導體技術存在很大的區別。
超導量子晶片多層堆疊
目前，主流的超導量子位元設計採用的是，Transmon形式，廣義單個完整位元包括讀取、控制、諧振腔、十字電容、約瑟夫森結這五大基本結構。諧振腔和十字電容的面積一般在mm2量級，因此對於位元數量超過100的超導量子晶片，無法在cm2尺寸的單平面晶片上完成製備。而超導量子晶片要求在極低溫mK級條件下執行，只有稀釋製冷機能滿足需求，但其內部空間極為有限。
由於量子晶片對二能級缺陷（two-level system，TLS）、串擾十分敏感，介質材料的引入會極大地降低晶片效能，因此無法使用介質材料進行多層佈線實現位元的大規模整合。目前最通用的手段是將約瑟夫森結和測控結構拆分成多個平面，利用空間耦合手段進行多層堆疊，例如IBM的Eagle和Osprey量子晶片。在IBM公佈的晶片模型、相關效能引數和技術迭代圖中，採用了將位元、讀取和佈線層分成3個平面的設計，利用TSV和倒裝焊工藝實現3層鍵合，如圖1所示。同時IBM也在技術分析中明確提到，多層堆疊工藝可以有效降低位元相互間的串擾。在多層堆疊中，TSV是最核心的技術之一，是實現上下不同層晶片連線的關鍵，而填充則是實現TSV導通的關鍵工藝之一。
圖1 IBM超導量子晶片Eagle模型（a）、Osprey模型（b）和超導量子計算機技術迭代圖（c）
超導量子晶片TSV填充
目前傳統半導體的三維封裝中，TSV的填充主要以銅為主，採用“自底到頂”的完全填充電鍍工藝，可以良好的實現完全填充。但是在超導量子晶片中，TSV的填充要求與傳統半導體存在較大差別。首先，在超導量子晶片中，所有連線線路必須為超導材料，而超導材料的電鍍工藝研究現階段十分有限。其次，由於量子位元受線路的串擾影響較大，量子位元層和佈線層隔離較遠（一般＞200μm），同時考慮到整合密度，TSV的佔地面積較小（一般直徑＜20μm），導致TSV的開口深寬比（aspect ratio，AR）一般超過10。最後，超導量子資訊的讀取，需要外界的微波訊號從佈線層進入，透過TSV進入讀取層進行操控，一般需要TSV的超導臨界電流＞10mA，對TSV內的超導薄膜質量要求較高。這些條件對TSV的填充工藝都提出了很大的挑戰。根據現有的技術手段，超導量子晶片的TSV填充手段可以分為完全填充和部分填充。
完全填充工藝
完全填充工藝，是指將TSV內部完全填充超導金屬的一種填充方式。目前主要有電鍍和金屬熱熔融填充2種方式。
在現有已開發的金屬電鍍工藝中，超導金屬主要有錫和鋅，超導轉變溫度分別為3.7K和0.75K。錫和鋅在傳統電子器件的焊接和表面塗層電鍍中已經廣泛使用，相應的工藝也十分成熟，但在超導TSV填充中還存在3個難點。（1）金屬錫在13.2℃存在相變點，會由白錫轉變為粉末狀的灰錫，低於−50℃時完全轉變為粉末狀灰錫，無法在電子器件和線路中使用；（2）錫中新增適量的金屬鉍，可以有效改善低溫相變問題，但其低溫超導性以及在極低溫下是否會出現相變還有待研究；（3）錫和鋅的電鍍主要以表面塗層為主，對於高深寬比的TSV填充還缺乏完善的工藝最佳化。
金屬熱熔融填充工藝，填充材料以銦、錫等低熔點超導金屬為主。以填錫為例，具體工藝如圖2所示，利用毛細效應和真空壓差，在真空腔體內將熔融的金屬吸入TSV孔內，待其冷卻後進行化學機械拋光（chemical mechanical polishing，CMP）去除樣品表面殘留的金屬，得到完全填充的TSV。填充後的樣品正反面及TSV填充效果如圖3所示。透過調整真空腔體內的真空度，可以實現不同AR的TSV的完全填充（一般在幾秒內），不僅極大地提升了製備效率，同時還提高孔內電流傳輸效能及可靠性。此外，由於是完全填充，對TSV的內壁粗糙度要求不高，可以有效降低深矽刻蝕工藝的難度。但其存在的問題是，與半導體制備工藝的相容性差，在潔淨間環境很難接受存在高溫金屬熔融以及所帶來的環境汙染。此外，金屬銦質地柔軟，目前還沒有很好地去除表面多餘殘留的CMP或者刻蝕工藝。而金屬錫及錫合金的應用同樣面臨相變轉化以及超低溫下的超導性問題。
完全填充工藝的優勢在於TSV內部充滿超導金屬，可以有效提升電流傳輸效能和器件可靠性，同時有利於後續樣品表面的線路加工，降低工藝複雜度和難度，但目前並沒有十分成熟且相容成熟半導體工藝的方案。
圖2 採用真空系統填充TSV
圖3 TSV填充後的正反面以及截面圖
部分填充工藝
部分填充是指TSV內部並非完全填充，只在其孔內壁生長1層或多層的超導薄膜材料，以滿足連通性的要求。目前常用的有物理氣相沉積（physical vapor deposition，PVD）、化學氣相沉積（chemical vapor deposition，CVD）、原子層沉積（atomic layer deposition，ALD）等工藝手段，根據TSV不同的AR可以選擇不同方案。一般AR≤5時，PVD因具有較好的薄膜質量以及較高的填充速率，是較合適的方案；當5
PVD工藝主要分為濺射和蒸發2種方式。由於金屬粒子具有較高的能量，擁有較好的準直性，因此薄膜緻密性高，但臺階覆蓋能力較差。以磁控濺射沉積鋁為例，為更好提升TSV孔內側壁鋁膜的質量，將TSV設計成漏斗形。由於磁控濺射對深孔的薄膜覆蓋均勻性較差，因此採用雙向刻蝕填充的工藝，以提升孔內薄膜均勻性，具體工藝方案如圖4所示。由於PVD的填充速率快，可達nm/s級，因此其填充的薄膜厚度可以在μm級別，能有效提升TSV的連通可靠性和電流傳輸能力。但由於PVD工藝的臺階覆蓋性較差，因此只適合AR較小的TSV，同時漏斗形的設計佔用芯片面積較大，不適合高密度整合。另外，雙向鍍膜過程中，為保證孔內金屬不被氧化，樣品需要在高真空環境內進行翻轉，需要裝置具有獨立設計的特殊機械結構。
圖4 漏斗形TSV的製備工藝
CVD生長TiN薄膜具有較高的生長速率和覆蓋均勻性，其生長速率可達nm/s級，可以快速實現臺階覆蓋的目標，在半導體器件加工製備中應用十分廣泛。由於CVD生長採用將前驅氣體和反應氣體持續地通入腔體，在等離子體的作用下進行化學反應在襯底表面形核並生長，一般需要對襯底進行高溫加熱以提供形核的啟用能。同時由於氣體的連續反應，腔體內部會形成很多懸浮的顆粒，導致生長的薄膜緻密性較差，對於高AR的TSV結構，其覆蓋均勻性會隨著AR的增大而顯著降低。
ALD生長TiN填充TSV是目前超導量子晶片中最通用的手段，如圖5和圖6所示。ALD屬於自限性生長技術，薄膜生長以迴圈為基本單位，每個迴圈只生長1個原子層的厚度，其生長模式為：通入前驅氣體——吹掃——通入反應氣體反應——吹掃，以此為1個迴圈。透過通入前驅氣體吸附在高溫樣品表面，再通入惰性氣體吹掃去除樣品表面多餘的前驅氣體分子，只保留1個原子層氣體分子，再通入反應氣體在等離子體的作用下和前驅氣體進行反應，最後再通入惰性氣體吹掃去除多餘氣體和反應副產物，保留樣品表面生成的1個原子層厚度的薄膜。因此ALD生長的覆蓋均勻性很高，理論上可以達到100%，同時薄膜厚度與迴圈數呈線性關係。但ALD生長速率很慢，以TiN為例，只有nm/min級，因此一般只生長几十或者百nm的薄膜。由於ALD屬於氣相沉積，薄膜的緻密性與PVD相比工藝較差，同時由於生長薄膜厚度很薄，所以要求TSV內壁的粗糙度很小，以提高薄膜的整體質量。這就需要特別最佳化深矽刻蝕工藝，減小內壁起伏尺寸，同時需要搭配後續的側壁粗糙度最佳化工藝。
圖5 TSV內ALD生長TiN截面
圖6 3D堆疊製備流程
為提高實際的生產效率、獲得比CVD更好的深孔覆蓋均勻性及比ALD更高的生長速率，研究人員開發了一種新的化學氣相沉積方式——快速原子連續沉積技術（fast atomic sequential technique，FAST），其生長模式、生長速率和深孔覆蓋均勻性分別如圖7和圖8所示。從圖7中可知，該生長模式在傳統CVD的模式上對前驅氣體和反應氣體增加了脈衝設定，但沒有吹掃步驟，使其生長方式介於CVD和ALD之間。透過調節前驅氣體和反應氣體的脈衝時間和間隔，可以最佳化調整薄膜的生長速率、覆蓋性以及薄膜質量。以AR=35的TSV內生長TiN為例，FAST的生長速度是ALD的3~4倍，孔內薄膜覆蓋均勻性可以達到60%以上，在膜厚>40nm時薄膜電阻率接近ALD水平，較CVD模式降低了1個數量級。
圖7 不同生長模式的前驅體和反應氣體曲線
圖8 不同模式生長TiN的對比
相較於完全填充工藝，部分填充工藝的優勢在於裝置材料與目前主流的半導體工藝技術完全相容。但由於TSV孔內的薄膜質量較平面工藝要差，且TSV是部分填充，薄膜厚度有限，對電流的傳輸能力和器件的可靠性都存在較大制約。而在後續樣品表面線路製備過程中，需要在孔內填滿有機物以利於後續的光刻工藝的實施，以及在刻蝕清洗等工藝中保護孔內的薄膜。待所有工藝結束後，再需要清洗孔內填充的有機物，最後進行壓焊連線不同層的晶片。因此部分填充工藝增加了晶片的整體制造工藝複雜度和難度，降低了晶片的可靠性。4種部分填充工藝的優缺點，如表1所示。
表1 4種部分填充工藝的優缺點
結論
超導量子計算已進入NISQ時代，且會長期處於該階段。為了早日實現量子計算的實際應用，除了進一步最佳化提升相干時間、門保真度以及量子糾錯技術外，量子位元的大規模整合是一個重要方向。受限於目前的超低溫製冷機的內部空間和現有的工藝水平，超導量子晶片無法進行高密度的整合以縮小晶片尺寸。由於芯片面積的限制，目前主流採用高AR的TSV設計，利用ALD等部分填充工藝生長超導金屬薄膜，以提高芯片面積使用效率。但從長期看，超導TSV的完全填充是最合適的方案，開發新材料的電鍍工藝或許是未來較為可靠的方案。
隨著數字經濟和人工智慧的快速發展，利用量子計算解決實際問題的需求愈加迫切，更多的科研和工程團隊進行了超導量子的研究，量子計算的發展也進入快速通道。國內外研究人員普遍認為，量子計算機的發展將經歷3個階段：量子計算機和經典計算機的混合計算—解決特殊問題的專用量子計算機—通用量子計算機。而要實現最終的通用量子計算，或許還需要幾代人的共同努力。但隨著世界各國政府、學術界和市場的共同推動，相信量子計算終將得以實現。
本文作者：鄭偉文、欒添、張祥
作者簡介：鄭偉文，量子科技長三角產業創新中心，工程師，研究方向為超導量子晶片工藝。
原文發表於《科技導報》2024年第2期，歡迎訂閱檢視。
內容為【科技導報】公眾號原創，歡迎轉載
白名單回覆後臺「轉載」
《科技導報》創刊於1980年，中國科協學術會刊，主要刊登科學前沿和技術熱點領域突破性的成果報道、權威性的科學評論、引領性的高階綜述，發表促進經濟社會發展、完善科技管理、最佳化科研環境、培育科學文化、促進科技創新和科技成果轉化的決策諮詢建議。常設欄目有院士卷首語、智庫觀點、科技評論、熱點專題、綜述、論文、學術聚焦、科學人文等。
