TSMC（臺積電）計劃在2026年末開始量產基於A16（1.6nm級）製程技術的第一批晶片，該訊息是在本週早些時候於荷蘭阿姆斯特丹舉辦的歐洲開放創新平臺（OIP）生態系統論壇上宣佈的。這一新節點引入了臺積電的超級電源軌（Super Power Rail, SPR） 背 面供電網路（ BSPDN），能夠實現更高效的電源傳輸（所有電源透過晶片背面傳輸）和更高的電晶體密度。不過，儘管BSPDN解決了一些設計挑戰，卻也帶來了新的問題，因此需要額外的設計努力。
A16製程技術的亮點
A16製程技術將採用全環繞柵極（GAAFET）奈米片電晶體，其架構類似於臺積電的N2系列製程技術（2nm級）。此外，它還包含背面電源軌，用於提高電源傳輸效率並增加電晶體密度。與N2P製程技術相比，A16預計在相同電壓和複雜度下效能提升8%-10%，或者在相同頻率和電晶體數量下功耗降低15%-20%。臺積電還估計，針對高階AI處理器的設計，A16可實現晶片密度提升1.07倍至1.10倍，具體取決於電晶體型別和使用的設計庫。
根據臺積電設計解決方案探索與技術基準部門負責人王健（Ken Wang）介紹，從N2P遷移到A16的邏輯佈局相對簡單，因為單元結構和大部分佈局模式幾乎相同。
他說：“從N2P到A16的邏輯佈局遷移其實非常直接，因為兩者的單元結構和大多數佈局模式幾乎相同。A16的亮點之一在於，它繼承了N2的NanoFlex功能，透過調整器件寬度來實現最大的驅動強度。”
BSPDN（背面供電網路）的優勢和挑戰
臺積電的超級電源軌（SPR）透過專用接觸直接連線電晶體的源極和漏極到背面供電網路，極大地縮短了導線長度並降低電阻，從而最大化效能和功率效率。從生產角度來看，這種實現方式是迄今最複雜的BSPDN設計之一，甚至超過了Intel的Power Via。
然而，先進的BSPDN實現也意味著晶片設計師必須完全重新設計其電源傳輸網路，採用新的佈線策略。此外，由於晶片的熱點將位於一組導線的下方，散熱將變得更加困難，因此需要進行額外的熱量緩解設計。
設計採用背面供電網路的晶片本質上意味著採用新的實現方法，包括設計流程本身的變化。王健提到了需要新的熱感知佈線軟體、新的時鐘樹構造、不同的IR-Drop分析、不同的電源域以及新的熱分析籤核工具等。
EDA工具和設計生態支援
由於這一新實現流程的複雜性，需要新版EDA工具和模擬軟體的支援。儘管A16的節點類似於N2，許多工具已準備就緒，但目前主要EDA廠商（如Cadence和Synopsys）僅推出了“ pre-0.5版”工具。
王健表示：“A16是一項適用於複雜佈線和高密度PDN設計的技術，但也帶來了新挑戰，因此需要額外的設計工作。我們的背面通孔VB（Backside Via）也需要在矽片上進行全面驗證。與此同時，我們正在開展全面的A16 EDA支援計劃，並將持續更新A16 EDA工具的狀態。”
總結來看，臺積電的A16技術雖然帶來了顯著的效能和功耗提升，但也提出了新的設計挑戰。該技術將成為高階AI處理器等複雜設計的強大工具，同時推動EDA工具與設計方法的進一步發展。
歡迎掃碼報名參加(免費)
