如果您希望可以時常見面，歡迎標星收藏哦~
來源：內容編譯自eenewseurope，謝謝。
臺積電計劃在 2026 年底推出其 A16 1.6nm 工藝，併為其 3Dblox 技術制定 IEEE 標準。
本週在荷蘭舉行的開放創新平臺 (OIP) 會議顯示，2nm 工藝將於今年早期流片後於 2025 年投入生產，其變體名為 N2P nanoFlex，可以選擇短標準單元以獲得更小的面積和更高的功率效率，也可以選擇高單元以獲得更高的效能。
這將使能源效率比基礎 2nm 工藝提高 12%，而 A16 在與 N2 nanoFlex 相同密度的情況下將能源效率提高 30%。臺積電和都在12 月的 IEDM 會議上詳細介紹了他們的 2nm 技術。
已經為 N2 和 N2 nanoflex 開發了新的佈局和佈線演算法，而A16 增加了“超級電源軌 (SPR：super power rail)”，以便從晶圓背面為 AI 和高效能晶片設計提供電源。這也需要在 Synopsys 和 Cadence Design Systems 的 EDA 工具中進行更多的 P&R 最佳化。
3Dblox 標準化的專案授權請求審查正在進行中，其編號為 IEEE P3537，預計將於 2024 年 12 月釋出正式公告。該流程還進行了許多改進。
Cadence 擁有針對 A16 的完整設計流程，而 Ansys 的多物理分析工具是 Synopsys 設計流程的關鍵，Synopsys 正在收購 Ansys。
臺積電表示，3D 整合晶片系統 (SoIC) 工藝將成為 2nm 和16A 設計的關鍵。
臺積電生態系統與聯盟管理部負責人 Dan Kochpatcharin 表示：“我們正處於人工智慧時代的邊緣，資料中心對高效能人工智慧晶片的需求不斷飆升。”“我們正在利用人工智慧和機器學習來顯著提高 3D IC 設計生產力，並最佳化設計功率、效能、面積 (PPA) 和結果質量 (QoR)，”他說。
Socionext 副總裁兼全球開發部負責人 Hisato Yoshida 表示：“臺積電的 2nm 技術提供卓越的效能和能效，加上其 3DFabric，推動了 Socionext 的 3D IC 創新，為資料中心、5G/6G 基礎設施和邊緣計算等各種應用提供可擴充套件的解決方案。臺積電的技術及其全面的生態系統幫助 Socionext 顯著縮短了向市場推出有競爭力的產品的時間。”
先進的 3D 堆疊晶片將整合在 2.5D CoWoS 工藝中，用於下一代 AI 計算，而配備 SoIC 和 12 HBM4 記憶體晶片的 9-reticle CoWoS 預計將於 2027 年實現認證，而 2025 年使用 2nm 和 3nm 晶片的 5.5 reticle裝置則將實現認證。
博通 ASIC 產品部研發與工程副總裁 Greg Dix 表示：“博通於 2024 年 9 月成功推出了業界首款 Face-to-Face 3D SoIC。該裝置採用臺積電的 5nm 工藝、3D 晶片堆疊和 CoWoS 封裝技術，將 9 個晶片和 6 個 HBM 堆疊整合在一個大封裝中。這為預計在 2025 年實現的大量 3D-SoIC 量產鋪平了道路。博通將繼續使用 3Dblox，這對於 3D IC 設計流程中 EDA 工具的互操作性來說是一個可喜的進步。”
3Dblox
3Dblox 的最新版本經過進一步發展，可以透過早期規劃功能有效處理大型 3D IC 設計。
EDA AI 引擎可以充分探索電氣和物理設計空間，複雜的 3D IC 設計可以高效、成功地劃分為單獨的 2D IC 設計，從而最大限度地提高生產率。熱耦合意味著 3D IC 系統在時序、功率、電遷移/IR 降 (EMIR) 和熱分析之間具有更強的依賴性。多物理場分析透過在同一資料庫下無縫整合多個分析引擎，大大減少了設定工作量，從而實現了更輕鬆的資料傳輸和精確的收斂控制。
早期佈局規劃設計規則檢查 (DRC)：晶片的旋轉、翻轉和投影是一個複雜的過程，在 3D 環境下，這會使 DRC 變得複雜。此新功能可識別正確佈局規劃所必需的關鍵 3D 佈局規劃規則，從而有效地將規劃與最終實施檢查分離開來。
自動對準標記插入：隨著 3D 整合尺寸的增大，需要更多對準標記用於工藝控制。臺積電實現了完全自動化的正確構造流程，透過晶片旋轉、翻轉、投影或光學縮小消除了計算每個對準標記座標的複雜性。這種新方法極大地簡化了對準標記插入流程。
3Dblox 通用約束，用於早期晶片封裝協同設計：業界在晶片封裝協同設計的早期階段缺乏通用協議。3Dblox 通用約束格式透過提供所需約束的正式定義來彌補這一差距，以促進團隊之間的精確溝通，並確保封裝和整合規則的快速融合。
臺積電正與合作伙伴合作應用生成式人工智慧來提高設計效率，使用大型語言模型 (LLM) 進行工作流程、執行輔助流程指令碼和暫存器傳輸級 (RTL) 設計和除錯，以及知識助手工具和使用流程查詢。這種方法有助於顯著提高設計效率，加快從創意到成功設計的過程。
它還與電子設計自動化 (EDA) 合作伙伴合作，將 AI 應用於設計工作，以進行數字設計金屬方案最佳化、單元庫和 EDA 設定最佳化、模擬設計遷移、類比電路最佳化和 3D IC 設計空間探索。AI 驅動的工作流程簡化了平面規劃流程，以最佳化熱、訊號和電源完整性，從而最大限度地提高系統性能和 QoR。
亞馬遜 Annapurna Labs 晶片設計子公司副總裁 Gary Szilagyi 表示：“我們與臺積電合作，為 AWS 設計的 Nitro、Graviton、Trainium 和 Inferentia 晶片提供先進的矽片解決方案，使我們能夠突破先進工藝和封裝技術的界限，為我們的客戶提供幾乎任何在 AWS 上執行的工作負載的最佳價效比。”
臺積電的 Kochpatcharin 表示：“這些方法只是我們與 OIP 合作伙伴密切合作的幾個例子，以實現未來 AI 晶片設計從模擬設計遷移到 3D IC 設計空間探索的目標。”
https://www.eenewseurope.com/en/tsmc-drives-a16-3d-process-technology/
半導體精品公眾號推薦
專注半導體領域更多原創內容
關注全球半導體產業動向與趨勢
*免責宣告：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支援，如果有任何異議，歡迎聯絡半導體行業觀察。
今天是《半導體行業觀察》為您分享的第3954期內容，歡迎關注。
『半導體第一垂直媒體』
實時 專業 原創 深度
公眾號ID：icbank
喜歡我們的內容就點“在看”分享給小夥伴哦
