本文由半導體產業縱橫（ID：ICVIEWS）綜合
採用高NA EUV光刻機對於臺積電發展2nm以下工藝至關重要。
據悉，臺積電預計將於今年年底從ASML接收首批全球先進的晶片製造裝置——高數值孔徑極紫外（High NA EUV）光刻機。
這標誌著臺積電對這項先進半導體技術的立場從最初的謹慎轉向全面採用，旨在保持其在競爭激烈的半導體行業中的領導地位，並滿足對先進AI晶片製造工藝的快速增長的需求。
據TechSpot報道，採用高NA EUV光刻機對於臺積電發展2nm以下工藝至關重要。高NA EUV將數值孔徑從0.33提高到0.55，從而實現更高的晶圓解析度。根據臺積電的路線圖，高NA EUV光刻機將整合到其A14（1.4nm）工藝節點中，該節點預計將於2027年投入量產。
這些先進的光刻機不會立即投入使用。在將其整合到大批次生產之前，需要進行廣泛的測試、微調和工藝最佳化。到這些機器全面投入使用時，臺積電預計將已發展到其 A10 (1nm) 工藝節點，代表著幾代技術的進步。這個時間表與臺積電更廣泛的晶片工藝開發路線圖相一致。
這些更新涉及的準備成本會隨著每個連續節點的開發而增加，這反映了先進工藝日益複雜的特點。
每臺高數值孔徑EUV光刻機售價約為3.84億美元，但臺積電在EUV光刻機領域的技術領先地位有望吸引更多尋求先進晶片製造能力的高階客戶。
這可能會進一步拉大臺積電與其競爭對手，尤其是韓國三星電子之間的差距。臺積電已經憑藉其當前的標準孔徑 EUV 技術建立了堅實的基礎。
2019 年，臺積電正式推出 N7+ 節點，這是首個使用 EUV 光刻技術的工藝，當時約有 10 臺標準 EUV 機器在執行。此後，臺積電迅速擴大了其 EUV 生產能力，從 2019 年到 2023 年，EUV 系統銷售額增長了 10 倍。目前，臺積電佔全球 EUV 光刻機安裝基數的 56%，這些機器部署在其 N5、N3 和即將推出的 N2 工藝節點上。
臺積電董事長兼執行長魏哲家表示，客戶對於2nm的詢問多於3nm，看起來更受客戶的歡迎。為了應對市場對2nm工藝技術的強勁需求，臺積電持續對該製程節點進行投資，加快了2nm產線的建設，並進一步擴大了產能規劃。
臺積電在近日對官網上的邏輯製程內容進行了更新，稱臺積電2nm（N2）技術開發依照計劃進行並且有良好的進展。N2技術採用第一代奈米片（Nanosheet）電晶體技術，在效能和功耗方面實現了全面的飛躍，預計於2025年開始量產。主要客戶已完成2nm IP設計，並開始進行驗證。此外，臺積電還開發了RDL（低阻值重置導線層）、超高效能金屬層間（MiM）電容，以進一步提高效能。
臺積電N2技術將成為業界在密度和能源效率上最為先進的半導體技術，並採用領先的奈米片電晶體結構，其效能及功耗效率皆達到一個新層次，以滿足高效能運算日益增加的需求。N2及其衍生技術將因他們持續強化的市場策略，進一步擴大在該領域的技術領先優勢。
據瞭解，臺積電在2nm製程節點還將引入GAA電晶體架構，有望顯著降低功耗，提高效能和電晶體密度，帶來質的改變。臺積電在IEDM會議上發表的一篇論文，提到了2nm製程節點將HD SRAM位單元尺寸縮小到約0.0175μm²。這對於非常依賴於SRAM密度的現代CPU、GPU和SoC設計，帶來更大容量的快取來有效地提升處理大批次資料的能力。
臺積電採用 EUV 的方法是系統化的，並以客戶為中心。該公司會根據新技術的成熟度、成本和潛在的客戶利益仔細評估新技術，然後再將其整合到大批次生產中。臺積電計劃首先使用高數值孔徑 EUV 光刻機進行研發，開發客戶驅動創新所需的基礎設施和圖案化解決方案，然後擴大規模以滿足客戶需求。
值得注意的是，儘管高NA EUV工具在提高製程效率和效能方面具有巨大潛力，但其價格十分昂貴，據悉一臺高NA EUV成本高達3.5億歐元，比現有EUV的1.7億歐元約高出2倍多。連臺積電資深副總經理張曉強也直言高NA EUV雖然效能令人滿意，但“價格實在太高了”。而且，引入高NA光刻機並不表明萬事大吉，不僅要解決相應的挑戰，如可以支援光子散粒噪聲和生產力要求的光源；滿足0.55NA小焦點深度的解決方案；計算光刻能力；掩膜製造和計算基礎設施包括新型材料等等，還需要一定的除錯和開發時間，兼顧穩定性，投入的時間和隱形的成本可以預見。
*宣告：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯絡後臺。
